项目

一般

简介

错误 #1411

ping包时延大于10ms

由 匿名用户 在 将近 2 年 之前添加. 更新于 大约一年 之前.

状态:
已关闭
优先级:
普通
指派给:
-
类别:
-
开始日期:
2023-11-15
计划完成日期:
% 完成:

0%

预期时间:
问题归属:
CU, DU
发现问题版本:
Rel_2.1.14P
目标解决问题版本:
Rel_2.1.14P
FPGA板卡类型:
115P+PRU
CPU类型:
Xeon-gold5218(宝德)

描述

打开上行预调度, 2.5ms子帧配比
CU Rel_2.1.14P_Pre2 (master上 2023年11月14日 16:06:18的代码)
DU based_14P-Pre1-srsTA-rlcTimer分支的代码
PHY Rel_2.1.14P_Pre1 230821的大版本

下行ping包时延平均23ms,上行平均17ms,目标是10ms


文件

testGnbSig.pcap (15.1 KB) testGnbSig.pcap 信令 匿名用户, 2023-11-15 16:27
testGnb.pcap (193 KB) testGnb.pcap 所有包 匿名用户, 2023-11-15 16:27
pingTest231120.rar (60.8 MB) pingTest231120.rar 匿名用户, 2023-11-20 17:43
sr-ping.png (471 KB) sr-ping.png 匿名用户, 2023-11-20 19:17
sr-5ms.jpg (574 KB) sr-5ms.jpg 匿名用户, 2023-11-21 14:13
sr-10ms-preSch.jpg (851 KB) sr-10ms-preSch.jpg 匿名用户, 2023-11-21 16:47

相关的问题

关联到 eMBB2.0 BBIT - 错误 #1072: 【yzmm】12pre2临时版本,2.5ms配置下时延超长已解决2023-03-08

Actions

历史记录

#1

由 匿名用户 更新于 将近 2 年 之前

yzrt@yzrt:~$ sudo ping -c 4 60.60.0.1
PING 60.60.0.1 (60.60.0.1) 56(84) bytes of data.
64 bytes from 60.60.0.1: icmp_seq=1 ttl=63 time=9.69 ms
64 bytes from 60.60.0.1: icmp_seq=2 ttl=63 time=27.9 ms
64 bytes from 60.60.0.1: icmp_seq=3 ttl=63 time=26.3 ms
64 bytes from 60.60.0.1: icmp_seq=4 ttl=63 time=25.9 ms

#2

由 匿名用户 更新于 将近 2 年 之前

使用DU alpha的2023年11月9日 16:29:16的版本,CU Rel_2.1.14P_Pre2 (master上 2023年11月14日 16:06:18的代码)和phyRel_2.1.14P_Pre2的2023年8月23日的版本,重新测了一下
log见附件
ping了4个包,延迟如下:
yzrt@yzrt:~$ sudo ping c 4 60.60.0.1
[sudo] password for yzrt:
PING 60.60.0.1 (60.60.0.1) 56(84) bytes of data.
64 bytes from 60.60.0.1: icmp_seq=1 ttl=63 time=20.3 ms
64 bytes from 60.60.0.1: icmp_seq=2 ttl=63 time=18.5 ms
64 bytes from 60.60.0.1: icmp_seq=3 ttl=63 time=16.5 ms
64 bytes from 60.60.0.1: icmp_seq=4 ttl=63 time=14.6 ms
这4个包在DU的log如下:
16:12:00.402][WRN_19]gRecvUdpFromCuCnt = 1206 SysTime 16:12:00.401848
这行打印用于说明此时zlog打印的时间16:12:00.402与系统时间16:12:00.401848的偏差很小
16:12:00.402][DBG_24]decode,nrup_sn 1181
16:12:00.402][DBG_23]KwUiKwuDedUeDatReq: ue17017 rbId2 lchId5 Dequeue rlcDlMsgQ1 sduCnt1
16:12:00.404][DBG_24]kwAssembleSdus, pduInfo
>amHdr.sn 1181
16:12:00.419][INF_24 numPdu0,numPduToProcess2 RBID:2 UEID:17017 CELLID:1
16:12:00.419][INF_24 kwAmmUlHndlStatusPdu: ACK SN1182 UEID17017 CELLID1 RBID2 LCID5
16:12:00.419][INF_24 kwAmmProcessPdus: UEID:17017 CELLID:1 RBID:2 sn:730
16:12:00.759][INF_24 kwAmmProcessPdus: UEID:17017 CELLID:1 RBID:2 sn:731
16:12:00.766][WRN_19]gRecvUdpFromCuCnt = 1207 SysTime 16:12:00.765572
16:12:00.766][DBG_24]decode,nrup_sn 1182
16:12:00.766][DBG_24]KwUiKwuDedUeDatReq: ue17017 rbId2 lchId5 Dequeue rlcDlMsgQ1 sduCnt1
16:12:00.767][DBG_24]kwAssembleSdus, pduInfo->amHdr.sn 1182
16:12:00.779][INF_23 numPdu0,numPduToProcess2 RBID:2 UEID:17017 CELLID:1
16:12:00.779][INF_23 kwAmmUlHndlStatusPdu: ACK SN1183 UEID17017 CELLID1 RBID2 LCID5
16:12:00.779][INF_23 kwAmmProcessPdus: UEID:17017 CELLID:1 RBID:2 sn:732
16:12:01.404][WRN_19]gRecvUdpFromCuCnt = 1208 SysTime 16:12:01.403761
16:12:01.404][DBG_24]decode,nrup_sn 1183
16:12:01.404][DBG_23]KwUiKwuDedUeDatReq: ue17017 rbId2 lchId5 Dequeue rlcDlMsgQ1 sduCnt1
16:12:01.406][DBG_23]kwAssembleSdus, pduInfo->amHdr.sn 1183
16:12:01.419][INF_23 numPdu0,numPduToProcess2 RBID:2 UEID:17017 CELLID:1
16:12:01.419][INF_23 kwAmmUlHndlStatusPdu: ACK SN1184 UEID17017 CELLID1 RBID2 LCID5
16:12:01.419][INF_23 kwAmmProcessPdus: UEID:17017 CELLID:1 RBID:2 sn:733
16:12:02.406][WRN_19]gRecvUdpFromCuCnt = 1209 SysTime 16:12:02.405724
16:12:02.406][DBG_23]decode,nrup_sn 1184
16:12:02.406][DBG_24]KwUiKwuDedUeDatReq: ue17017 rbId2 lchId5 Dequeue rlcDlMsgQ1 sduCnt1
16:12:02.407][DBG_23]kwAssembleSdus, pduInfo->amHdr.sn 1184
16:12:02.419][INF_23 numPdu0,numPduToProcess2 RBID:2 UEID:17017 CELLID:1
16:12:02.419][INF_23 kwAmmUlHndlStatusPdu: ACK SN1185 UEID17017 CELLID1 RBID2 LCID5
从上面的打印可以看出zLog(DU_LOG_DEBUG,"kwAssembleSdus, pduInfo->amHdr.sn %d",pduInfo->amHdr.sn)这个打印 到 zLog(DU_LOG_INFO, "numPdu[%ld],numPduToProcess[%ld] RBID:%d UEID:%ld CELLID:%ld" 打印已经是 12到15ms了,不知道能否从MAC的角度定位一下?这个时延是发送在哪个位置?MAC还是物理层?还是其他位置

#3

由 匿名用户 更新于 将近 2 年 之前

上一条消息的中划线不是作者加的,是系统加的,中划线的文字是需要看的

#4

由 匿名用户 更新于 将近 2 年 之前

  • 项目5GNR 变更为 2.0基站产品化测试
  • 发现问题版本 被设置为 Rel_2.1.14P
  • 目标解决问题版本 被设置为 Rel_2.1.14P
  • FPGA板卡类型 被设置为 115P+PRU
  • CPU类型 被设置为 Xeon-gold5218(宝德)
#5

由 匿名用户 更新于 将近 2 年 之前

  • 状态新建 变更为 进行中
  • 指派给匿名用户 变更为 匿名用户
#6

由 匿名用户 更新于 将近 2 年 之前

用基站250,没有动任何版本,
1.改了SR周期(40slots --> 10slots),关闭上行预调度(SR周期比较小并且强制SR打开的时候,预调度没啥作用);
修改后平均时延在12ms附近,

2.SR周期修改为5slots,UE无法接入,prach TA达到7,比正常值大,多次重启程序无效,reboot基站无效。poweroff,掉电RU,待RU稍稍冷却后再启动还是无效。
后经debug发现,不是TA导致的,该基站接入TA比之前正常TA 2,3大。原因是DU下发rrcsetup中没包含SR周期小于10的分支,导致未给UE配置SR周期,UE收到msg4后没有后续接入动作。
DU修改后,UE仍然无法接入,明天继续debug看看。

#7

由 匿名用户 更新于 将近 2 年 之前

DU修改支持SR周期5ms的版本,SR周期配置为5ms,下行平时延如下图(平均10ms附近)。
存在一个问题,华为手机无法接入(不响应msg4 harq和msg5),高通芯片手机可以接入。

#8

由 匿名用户 更新于 将近 2 年 之前

  • 关联到 错误 #1072: 【yzmm】12pre2临时版本,2.5ms配置下时延超长 已添加
#9

由 匿名用户 更新于 将近 2 年 之前

由于华为手机不支持SR 5ms周期,继续查看DU代码,发现上行预调度功能在开发CNRTI MAC CE和重建立的时候,会在其中任一功能支持时被屏蔽。
而目前的版本默认支持CRNTI MAC CE,导致即便上行预调度开关打开了,也只能在收到CRNTI MAC CE后才生效。

修改DU版本支持上行预调度,配置打开上行预调度,SR周期10slots,华为手机能够接入,整体上下行ping包时延在10ms。
如下图所示:

#10

由 匿名用户 更新于 将近 2 年 之前

  • 状态进行中 变更为 转测试

修改后的DU,配置合适的参数,平均时延能够达到10ms,
转测试。

#11

由 匿名用户 更新于 超过一年 之前

  • 状态转测试 变更为 已解决
#12

王 旭初 更新于 大约一年 之前

  • 状态已解决 变更为 已关闭
  • 指派给 已删除 (匿名用户)

15p_pre1版本,2.5ms平均时延为9.5ms,问题单关闭

导出 Atom PDF