需求CR #1535
优化dev 启动时间。
状态:
新建
优先级:
普通
指派给:
-
类别:
-
开始日期:
2024-01-18
计划完成日期:
% 完成:
0%
预期时间:
问题归属:
DRV, FPGA
目标解决问题版本:
Rel_2.1.14P
CPU类型:
描述
1. 优化等待RU启动成功后PLL1，PLL2 锁定时间，在dev端增加探测检查，不需要等待60s。
2. 增加地址AU光纤rx探测，两个地址，RU启动成功后PS端写PL成功标识。
AU流程修改：
删除之前的等待60s，改为如下：
（1） 每1s循环读取AU寄存器 ecpri_rx_status（地址1028）。
这个寄存器[3:0]分别表示AU的eCPRI 4个端口接收状态，1表示正常，0表示不正常。
驱动根据当前RU个数，端口映射，判断RU是否都已就绪，界面可以打印出每次读取时几个RU的状态。
（2） 每1s循环读取AU寄存器 ecpri_rx_code（地址1032）。
这个寄存器[3:0]分别表示AU的eCPRI 4个端接收码状态，1表示正常，0表示不正常。
驱动根据当前RU个数，端口映射，判断RU是否都已就绪，界面可以打印出每次读取时几个RU的码状态。
（3） 首先每1s循环读取RU0的 PL寄存器ru_ini_ok（地址40）, bit0为1表示正常。
等RU0正常后，再依次读取配置的其他RU此寄存器，直到所有RU都正常。
(4) 继续原来流程，读取RU版本等。