错误 #2013
Rel_2.1.15p_pre1T2, RLC缓存中的包发得较慢
开始日期:
2024-08-05
计划完成日期:
% 完成:
0%
预期时间:
问题归属:
DU
发现问题版本:
Rel_2.1.15P
目标解决问题版本:
Rel_2.1.15P
FPGA板卡类型:
115P+PRU
CPU类型:
Xeon-gold5218(宝德)
描述
简述:Rel_2.1.15p_pre1, RLC缓存中的包发得较慢
测试版本:Rel_2.1.15p_pre1
问题描述:Rel_2.1.15p_pre1, RLC缓存中的包发得较慢
现象:下行udl 400M,实际下来300M&ue 重接后速率不足
文件
历史记录
由 周 磊 更新于 9 个月 之前
- 文件 20240806-174619.jpg 20240806-174619.jpg 已添加
- 状态 从 转测试 变更为 已解决
默认值是4,改成5后可以达到大下行udp峰值