项目

一般

简介

错误 #678

ste fpga 个别FPGA版本会出现启动后，屏蔽接收，只有发送时会出现没有输出的现象。

由 战 弋戈 在 超过 3 年 之前添加. 更新于 超过一年 之前.

状态:
已解决
优先级:
普通
指派给:
战 弋戈
开始日期:
2021-10-29
计划完成日期:
% 完成:

0%

预期时间:
问题归属:
DRV, FPGA
CPU类型:

描述

文件

tti_step_0.png (65.4 KB) tti_step_0.png 战 弋戈, 2021-10-29 16:17

历史记录

#1

由 战 弋戈 更新于 超过 3 年 之前

打印发现 tti step 一直为0.

#2

由 战 弋戈 更新于 超过 3 年 之前

后来换了机器，再换会来没有出现。偶发现象。

#3

由 战 弋戈 更新于 超过 3 年 之前

这个现象是否可能也是这个原因：http://192.168.1.104:81/redmine/issues/703

#4

由 高 峰 更新于 超过 3 年 之前

  • 指派给 被设置为 战 弋戈
#5

由 战 弋戈 更新于 超过一年 之前

  • 状态 从 新建 变更为 已解决
  • 问题归属 DRV, FPGA 已添加

导出 Atom PDF