女娲 » eCPRI

2021-01-09

10:53 错误 #320: 修改pru 128bit内4个32bit样点排序问题后，测试DU-RU外环回，还有CRC错误较多，X86一秒内就显示接收无数据等现象

1、在du统计发现franthaul_rx天线1相位变化。
2、新增加ru cpri入口和du cpri出口的子符号、符号连续统计，天线0和1偏移统计。 发现du cpri出口的天线0子符号有丢失，且和crc错误发生时间对应，此时r... 杨 晋

2021-01-07

21:03 错误 #320: 修改pru 128bit内4个32bit样点排序问题后，测试DU-RU外环回，还有CRC错误较多，X86一秒内就显示接收无数据等现象

操作：
天线1的i路打桩0~15359，在ru、du，平台采数
采数结果：
①5次采数，平台的计数相位一致，但前三次时偏0，后两次时偏300多
②发现fh rx 的两个读使能出现不一致
下一步操作：
在ru /du... 匿名用户

20:21 错误 #280 (反馈): DU自环配置split_len=1392byte时，跑一定时间后，显示CRC正确和错误都0

未出现 问题 王 永伟

20:19 任务 #343 (已解决): 添加WI-dma，接口log

王 永伟

2021-01-06

19:46 错误 #320: 修改pru 128bit内4个32bit样点排序问题后，测试DU-RU外环回，还有CRC错误较多，X86一秒内就显示接收无数据等现象

现象：
①经确认，x86采slot打桩数据，均为连续，且0~15359循环，无跳变重复等情况
②打桩模式下，x86采数对应打桩数据不变
③du抓数，天线0/1的打桩计数不同
分析：之前的打桩数据变化或者说时偏变化，应当是切... 匿名用户

17:41 错误 #320: 修改pru 128bit内4个32bit样点排序问题后，测试DU-RU外环回，还有CRC错误较多，X86一秒内就显示接收无数据等现象

*操作：* ru进行slot循环打桩，对ru及du进行rx采数，以及平台rx抓数
*现象：*
①ru/du slot的计数值可以对应
②平台采数的计数值不可以跟ru/du对应
③对平台非slot打桩，crc错的进行多次采数... 匿名用户

18:09 任务 #343: 添加WI-dma，接口log

新添加一个dev专用的log，/tmp/dev2.log，程序起来后，日志管理不受上层影响。
WI-ecpri收发添加log监控。
例如：>>>run_times=52874 run_times_recv_all=52870
... 王 永伟

14:37 任务 #343 (已关闭): 添加WI-dma，接口log

增加log，监测数据收发情况 王 永伟

10:37 任务 #341 (已关闭): du 上行抓数

目的：确认上行状态
操作：增加ram，使数据连贯可读 匿名用户

09:32 错误 #280: DU自环配置split_len=1392byte时，跑一定时间后，显示CRC正确和错误都0

!Lark20210106-093026.png! 王 永伟

2021-01-05

21:11 错误 #333: 120m带宽底噪高

操作：抓取span在200m、10m下的单音
环境：wi 一所环境
结论:无平台出现，应当是数字域引入的。
!10m_单音.jpg!
!200m_单音.jpg!
匿名用户

16:43 错误 #333 (进行中): 120m带宽底噪高

和李辰沟通，他们之前测试20M信号貌似没有这个底噪平台现象。
我们span200M频谱图
!底噪高平台频谱.JPG!
V3 Span100M时频谱图
!V3_20M测试频谱.jpg!
后续定位思路：
1.确认DDS单音... 高 峰

12:26 错误 #333 (已关闭): 120m带宽底噪高

现象：
①ru发射数据，120m底噪高，单ue下2t2r，2.6g频点
②改为多ue，其他不变，带宽20m，无明显底噪
分析：
①应当是射频板问题
②确认是否带宽大小引起 匿名用户

16:07 错误 #320: 修改pru 128bit内4个32bit样点排序问题后，测试DU-RU外环回，还有CRC错误较多，X86一秒内就显示接收无数据等现象

测试条件：DU-RU测试，使用vio切换到RU外环回。
采集数据：在CRC错误时采集数据AD9371输出的两天线数据，和cpri2ad9371_top模块的输出数据（小包宽度128bit格式，需处理），比较了一个半时隙的数据，可... 杨 晋

12:24 错误 #311 (已解决): RU发送射频信号（WI 20M宽带）杂散和畸变

杂散畸变如上次，已经解决。底噪另起问题。 匿名用户

12:23 错误 #332 (已解决): CRC断流时，du上行无数据

现象：
①CRC right/wrong均为0
②fpga采数，fft入口处rx0_data无数据
环境：
①ru外环，2t2r，多ue（下同）
②运行20分钟 匿名用户

2021-01-04

20:19 错误 #320: 修改pru 128bit内4个32bit样点排序问题后，测试DU-RU外环回，还有CRC错误较多，X86一秒内就显示接收无数据等现象

操作：对ru 9371入口,9371出口数据进行分析
结论：此部分tx/rx时序正常，需要对rx上行其他模块抓数确认 !tmp.png! 匿名用户

15:45 错误 #320 (进行中): 修改pru 128bit内4个32bit样点排序问题后，测试DU-RU外环回，还有CRC错误较多，X86一秒内就显示接收无数据等现象

杨 晋

20:14 功能 #316 (已解决): ecpri平台版本问题

结果：已经进行ru外环测试，现象同之前一致，CRC从全对，到运行一段时间的全错。版本可以使用。问题另开跟踪进行定位。 匿名用户

20:12 错误 #322: [dev_multi_ue_1_2_pf][平台]采数dshell问题/matlab匹配问题

结果：ecpri更换为2t2r及多ue后，波形正常，可以使用matlab进行画图分析 匿名用户

20:12 错误 #322 (已解决): [dev_multi_ue_1_2_pf][平台]采数dshell问题/matlab匹配问题

结果：ecpri更换为2t2r及多ue后，波形正常 匿名用户

11:30 错误 #322 (进行中): [dev_multi_ue_1_2_pf][平台]采数dshell问题/matlab匹配问题

现象：matlab匹配问题，测试ecpri时，单ue2t2r下，观察“main_2T2R.m”波形的频域数据异常
分析：可能是matlab跟ecpri的平台代码不匹配，需要更换平台代码为多ue 2t2r测试 匿名用户

11:26 错误 #322 (已解决): [dev_multi_ue_1_2_pf][平台]采数dshell问题/matlab匹配问题

版本：
①哈希：33e35f53f85e40fb804fca44c5146f6609071c4d
②分支：/周仁泉/new_wi (dev_multi_ue_1_2_pf)
现象：
①tx采数是0,均衡无法采数
②沈自所... 匿名用户

19:45 功能 #325 (已解决): TDD切换功放适配

需求：
①硬件，FPGA支持1分2控制2个功放模块
②软件，FGPA部分数字域控制tx功率，不再使用tx_att及rx_gain减小切换时间到3us 匿名用户

15:50 功能 #319 (已解决): VIVADO操作PRU，可以program fpga，但program flash报错，后发现是电脑U口和usb线连接不稳定

杨 晋

15:49 错误 #280 (进行中): DU自环配置split_len=1392byte时，跑一定时间后，显示CRC正确和错误都0

杨 晋

15:48 错误 #294 (挂起): 修改符号tti产生异常的问题后，DU自环，split_len=1400byte，跑约10分钟后FPGA收不到数据

此问题和“DU自环配置split_len=1392byte时，跑一定时间后，显示CRC正确和错误都0” 是一个问题，先挂起。 杨 晋

15:45 错误 #292 (挂起): DU上电后，FPGA使用Program Device测试，reboot、执行Go.sh后，FPGA发现没有250M时钟

杨 晋

15:44 错误 #308 (进行中): 数字域环回样点偏移

杨 晋

2020-12-31

18:33 错误 #322 (已关闭): [dev_multi_ue_1_2_pf][平台]采数dshell问题/matlab匹配问题

现象：沈自所版本采数无问题，多ue版本采数有问题，需要进一步定位 匿名用户

15:20 错误 #320 (已关闭): 修改pru 128bit内4个32bit样点排序问题后，测试DU-RU外环回，还有CRC错误较多，X86一秒内就显示接收无数据等现象

杨 晋

15:12 功能 #319 (已关闭): VIVADO操作PRU，可以program fpga，但program flash报错，后发现是电脑U口和usb线连接不稳定

杨 晋

14:28 功能 #316 (进行中): ecpri平台版本问题

版本的差异之一在于平台ifft后插入了aabb/ccdd及sym/slt/frame，用来进行调试。
经王永伟的对比，ecpri当前版本同上述沈自所交付为统一版本。并更新平台版本为http://192.168.1.104/zhour... 匿名用户

12:00 错误 #311: RU发送射频信号（WI 20M宽带）杂散和畸变

12.30 发现是对RU CPRI模块输出的128bit中排序理解问题， 实际应该是sample3 sample2 sample1 sample0。修改后，两侧杂散没了。不过频谱在120M带宽的范围内底噪仍然很高。 杨 晋

2020-12-30

19:35 功能 #316: ecpri平台版本问题

matlab同ecpri的平台不对应 匿名用户

19:24 功能 #316 (已关闭): ecpri平台版本问题

当前使用的版本同沈自所的交付版本有差异性，需要比对确认
http://192.168.1.104/zhourenquan/new_wi/tree/wi_multi_ue_product 匿名用户

14:54 错误 #311 (已关闭): RU发送射频信号（WI 20M宽带）杂散和畸变

高 峰

2020-12-29

18:21 错误 #308 (已关闭): 数字域环回样点偏移

现象：数字域环回 样点滞后一个
现象：不进行make及softbin'编译，sys.log无法进行查看 匿名用户

2020-12-24

15:15 错误 #288 (已解决): 修改正确TTI后，DU环回，FPGA收到小于10包数据后就没数了

杨 晋

15:06 错误 #288: 修改正确TTI后，DU环回，FPGA收到小于10包数据后就没数了

经查看调测，发现fpga 有bad_tlp_flag异常统计，且tti产生异常（发数符号tti异常），修改后，可以收到数据且CRC正确。（测试10分钟） 杨 晋

10:15 错误 #288 (已关闭): 修改正确TTI后，DU环回，FPGA收到小于10包数据后就没数了

高 峰

15:13 错误 #294 (已解决): 修改符号tti产生异常的问题后，DU自环，split_len=1400byte，跑约10分钟后FPGA收不到数据

杨 晋

12:27 错误 #292 (已解决): DU上电后，FPGA使用Program Device测试，reboot、执行Go.sh后，FPGA发现没有250M时钟

DU上电后，FPGA使用Program Device测试，reboot、执行Go.sh后，FPGA发现没有250M时钟。 杨 晋

2020-12-22

17:06 错误 #283 (已关闭): DU-RU环回，crc前5秒有对有错，后开始全错，与DU 电脑CPU频率设置有关

杨 晋

17:06 错误 #283 (已关闭): DU-RU环回，crc前5秒有对有错，后开始全错，与DU 电脑CPU频率设置有关

DU CPU频率未固定，最好3.3，下限1.2，按以前测试经验，频率波动会导致crc错误。
在bois设置为不允许频率调整后可以跑几十万包后CRC才错误（这是另外的问题）。 杨 晋

14:07 错误 #282: du和ru TTI未同步

发现du取寄存器时首符号cp和其他符号cp取反了 杨 晋

14:06 错误 #282 (已解决): du和ru TTI未同步

杨 晋

14:05 错误 #282: du和ru TTI未同步

杨 晋 写到：
> 在ru用122.88M计数15360产生中断，和接收tti比较，发现两者不同步
杨 晋

2020-12-21

17:11 错误 #282 (已关闭): du和ru TTI未同步

经过在ru统计本地tti和接收tti，发现两者时钟不同步 杨 晋

17:09 错误 #281 (已关闭): PRU内，cpri2ad9371模块内部fifo环回，且fifo时钟用122.88M时，CRC错误

看调测，fifo有满写统计，丢失样点导致后续帧连续错误。此版本只是一个临时版本，不再测试。 杨 晋

17:06 错误 #281 (已解决): PRU内，cpri2ad9371模块内部fifo环回，且fifo时钟用122.88M时，CRC错误

杨 晋

17:05 错误 #281 (已关闭): PRU内，cpri2ad9371模块内部fifo环回，且fifo时钟用122.88M时，CRC错误

PRU内，cpri2ad9371模块内部fifo环回，且fifo时钟用122.88M时，CRC错误。 杨 晋

16:23 错误 #280 (已解决): DU自环配置split_len=1392byte时，跑一定时间后，显示CRC正确和错误都0

DU自环配置split_len=1392byte时，跑大概几十万到几百万包crc开始错误，重新Go.sh也不能恢复 杨 晋