项目

一般

简介

活动

从 2021-01-08 到 2021-02-06

2021-02-03

12:20 功能 #405: tdd移植pru
RU的tti及slot是ecpri恢复，目前使用该tti产生rx tti及sfn，供TDD模块使用 匿名用户

2021-02-02

18:08 功能 #405: tdd移植pru
仿真完毕。准备在板测试。
计划：
①直接在ecpri_wi的ru工程建立PL部分中断逻辑，使用vio控制；--》完成
②PS部分中断逻辑合并，使用Pl控制ps中断进行调试。--》完成
③测试ps部分无问题，开发PL部分TD... 匿名用户
15:53 错误 #422 (进行中): FR_CPRI调试，X86打印显示FFT DMA收到三次FPGA通知描述符完成，但译码未启动
上行数据到的太晚，之前的上行任务由于没有数据到达无法触发，nListRunning无法置0导致触发phy_stop... guo hanlin

2021-02-01

19:44 功能 #405: tdd移植pru
tdd的pl代码编写完毕。准备进行仿真，简单测例，无问题后出版本联调。
计划：
①直接在ecpri_wi的ru工程建立PL部分中断逻辑，使用vio控制；--》完成
②PS部分中断逻辑合并，使用Pl控制ps中断进行调试。--》... 匿名用户
11:39 错误 #422 (已解决): FR_CPRI调试，X86打印显示FFT DMA收到三次FPGA通知描述符完成，但译码未启动
杨 晋
10:14 错误 #421 (已关闭): FR_CPRI调试，FPGA发射fronthaul模块把数据丢弃
高 峰
10:14 错误 #420 (已关闭): FR_CPRI调试，X86收到tti中帧号一直是0
高 峰

2021-01-30

18:42 功能 #405: tdd移植pru
ps部分验证完毕，可以通过pl的控制，完成射频功率增大减小。目前使用irq中断。
进行pl部分逻辑开发
计划：
①直接在ecpri_wi的ru工程建立PL部分中断逻辑，使用vio控制；--》完成
②PS部分中断逻辑合并... 匿名用户
16:14 错误 #421 (已解决): FR_CPRI调试，FPGA发射fronthaul模块把数据丢弃
看到收到数据的子帧/时隙号和本地tti维护的不一致，所以把数据丢弃，原因是ecpribase.h一个寄存器配置错，以及wi tti那块一个问题，在fr版本需要修改 。 修改后问题解决。 杨 晋
16:13 错误 #421 (已关闭): FR_CPRI调试，FPGA发射fronthaul模块把数据丢弃
杨 晋
16:09 错误 #420 (已解决): FR_CPRI调试，X86收到tti中帧号一直是0
杨 晋
16:08 错误 #420 (已关闭): FR_CPRI调试，X86收到tti中帧号一直是0
因为du FPGA基于wi修改的，wi cpri版本不上报帧号， 重新修改后x86看到帧号正常 杨 晋

2021-01-28

14:44 功能 #405: tdd移植pru
完成Pps部分的纯中断逻辑测试，待合并入ps工程。
计划：
①直接在ecpri_wi的ru工程建立PL部分中断逻辑，使用vio控制；--》完成
②PS部分中断逻辑合并，使用Pl控制ps中断进行调试。--》进行中
③测试p... 匿名用户
10:35 任务 #409 (进行中): eCPRI-FR FPGA 2/4天线系统设计
暂定4天线走一个DMA 通道，另外以太ip例化两个，需要继续考虑两个以太ip输出天线01和23之间的对齐 杨 晋
10:32 任务 #416 (转测试): 合入代码，出FR_CPRI的DU FPGA版本
在降低译码时钟到110M，编码时钟到170M后，版本可以出来，在上板测试中。 杨 晋

2021-01-27

18:10 功能 #405 (进行中): tdd移植pru
匿名用户
18:09 功能 #405: tdd移植pru
进度：
①TDD的设计关闭，包括FPGA部分的状态机、模块、引脚。
②暂时无法建立轻量系统
计划：
①直接在ecpri_wi的ru工程建立PL部分中断逻辑，使用vio控制；
②以及PS部分中断逻辑，使用PS部分的串口进行... 匿名用户
15:36 任务 #416 (进行中): 合入代码，出FR_CPRI的DU FPGA版本
杨 晋
15:35 任务 #416 (已解决): 合入代码，出FR_CPRI的DU FPGA版本
杨 晋
15:30 任务 #409 (挂起): eCPRI-FR FPGA 2/4天线系统设计
杨 晋

2021-01-25

10:38 性能 #372 (已关闭): ecpri星座图频域数据差
高 峰
10:38 错误 #371 (已关闭): ecpri rx线程超时异常
高 峰
10:38 错误 #366 (已关闭): DU-RU环回测试，DU的cpri输出天线0丢失一个子符号包
高 峰
10:38 任务 #343 (已关闭): 添加WI-dma，接口log
高 峰
10:38 任务 #341 (已关闭): du 上行抓数
高 峰
10:38 错误 #333 (已关闭): 120m带宽底噪高
高 峰
10:38 错误 #322 (已关闭): [dev_multi_ue_1_2_pf][平台]采数dshell问题/matlab匹配问题
高 峰
10:38 错误 #320 (已关闭): 修改pru 128bit内4个32bit样点排序问题后，测试DU-RU外环回，还有CRC错误较多，X86一秒内就显示接收无数据等现象
高 峰
10:38 功能 #319 (已关闭): VIVADO操作PRU，可以program fpga，但program flash报错，后发现是电脑U口和usb线连接不稳定
高 峰
10:38 功能 #316 (已关闭): ecpri平台版本问题
高 峰
10:38 错误 #311 (已关闭): RU发送射频信号（WI 20M宽带）杂散和畸变
高 峰
10:38 错误 #308 (已关闭): 数字域环回样点偏移
高 峰
10:38 错误 #288 (已关闭): 修改正确TTI后，DU环回，FPGA收到小于10包数据后就没数了
高 峰
10:38 错误 #282 (已关闭): du和ru TTI未同步
高 峰

2021-01-22

17:28 任务 #409 (已解决): eCPRI-FR FPGA 2/4天线系统设计
杨 晋
11:55 功能 #405: tdd移植pru
①确认zynq的中断及轮询机制
②确认arm读取fpga的寄存器机制
③TDD功能的实现 匿名用户

2021-01-21

09:57 功能 #405 (已解决): tdd移植pru
需求：从sync_prach代码（fr2.0对应的fpga固件）中，移植tdd模块到pru中，并测试通过 匿名用户

2021-01-18

11:23 错误 #308 (已解决): 数字域环回样点偏移
匿名用户
11:23 错误 #308 (进行中): 数字域环回样点偏移
匿名用户

2021-01-14

19:14 错误 #308: 数字域环回样点偏移
经过定位，是xfft的fifo未使用first word fall through模式，导致fh tx，将复位数据0当做第一个数据写入

上级fifo位置：xfft_top_u/tx_ifft_top_u/ifft_ip_c... 匿名用户
18:23 错误 #308: 数字域环回样点偏移
经过定位，是xfft的fifo未使用first word fall through模式，导致fh tx，将复位数据0当做第一个数据写入
*如下图*
!xfft_dis入口.png!
上级fifo位置：xfft_top_u/tx... 匿名用户
09:45 错误 #308: 数字域环回样点偏移
h1. *收发采数对比：*
!tx_antx_gather.png!
h1. *ru采数*
!ru射频模块采数2.png!
!ru射频模块采数.png!
 匿名用户
09:44 错误 #308: 数字域环回样点偏移
h1. *收发采数对比：*
!tx_antx_gather.png!
h1. *ru采数*
!ru射频模块采数2.png!
!ru射频模块采数.png!
 匿名用户
09:41 错误 #308: 数字域环回样点偏移
现象：
①定位到数字域ru环回，发送比接收提前一个点
②@杨晋 定位ru的射频模块入口出口，点已经偏移
③定位到du的ecpri下行入口、fh tx dis模块、ifft出口均已出现点的偏移
待进行ifft入口及dma d... 匿名用户
12:32 错误 #381: Ecpri du-ru环回出现两次CRC错3000对4000
今天多次测试CRC都全对，当时这两次错误发生在拔插光纤后，之后又有重插，也不排除光纤接触问题 杨 晋

2021-01-13

17:48 错误 #308: 数字域环回样点偏移
现象：使用修复ecpri tti后的du/ru版本，波形正常，matlab计算无时偏
!正常波形.png!
操作：需要使用打桩进一步确认时偏 匿名用户
17:44 性能 #372 (已解决): ecpri星座图频域数据差
测试正常，matlab波形如下：
!正常波形.png! 匿名用户
17:43 性能 #372 (进行中): ecpri星座图频域数据差
解决：是ru 的上行打桩导致，ant1前2个点i路如下，取消打桩无此问题
7edefef8
7edcfe78 匿名用户
17:41 错误 #381 (挂起): Ecpri du-ru环回出现两次CRC错3000对4000
!crc部分错.png! 匿名用户
17:40 错误 #381 (已解决): Ecpri du-ru环回出现两次CRC错3000对4000
现象：
①如下图，修改ecpri的tti问题后，出现CRC错3000+，对4000+的现象。从上电起发生。
②使用slot打桩ru版本及ru修复ecpri tti版本，均出现此问题
③ru抓波形发现tti摆动
④校验du/ru... 匿名用户
17:37 错误 #366 (已解决): DU-RU环回测试，DU的cpri输出天线0丢失一个子符号包
最终du版本eth_ecpri_normal_init_T210109_XY
ru版本YunSDR_iqx7400pru_cpri2ad9371b_wi_use_0113_del_debug
x86版本home/yangjin/b... 匿名用户
15:39 错误 #371: ecpri rx线程超时异常
王 永伟 写到：
> if (diff_time_now_ns(time_now) /1000 > 400) {
> sprintf(out_msg, "rx_thread_time:%lldus, thrad_idx:%d... 王 永伟
15:38 错误 #371 (已解决): ecpri rx线程超时异常
if (diff_time_now_ns(time_now) /1000 > 400) {
sprintf(out_msg, "rx_thread_time:%lldus, thrad_idx:%d\n"
if (tim... 王 永伟
09:53 错误 #320 (已解决): 修改pru 128bit内4个32bit样点排序问题后，测试DU-RU外环回，还有CRC错误较多，X86一秒内就显示接收无数据等现象
解决cpri把数据中ffffffff字段误判断tti的问题后，拷机12小时crc正确。 杨 晋

2021-01-12

20:52 错误 #366: DU-RU环回测试，DU的cpri输出天线0丢失一个子符号包
测试结果：
修复du后，运行三次，分别为20分钟，70分钟，20分钟
①CRC正确率100%
②du未抓到丢失子符号
③ru slot第1/2点打桩，平台采数，相位正确 匿名用户
19:01 错误 #366: DU-RU环回测试，DU的cpri输出天线0丢失一个子符号包
*问题定位：*
① *丢子符号：* du的ecpri 中，tti_addr判断无type4限定，将数据作为tti进行输出，导致丢子符号。
!deframer误判数据.png!
*多个tti：* tti误判时，直到原本数据的ax... 匿名用户
14:15 错误 #366 (进行中): DU-RU环回测试，DU的cpri输出天线0丢失一个子符号包
用天线0子符号丢失作为触发，采集du cpri入口数据（以太ip输出），进行UT测试，发现出问题的子符号包被认做tti数据（且产生很多个tti输出）。
 杨 晋
12:10 错误 #366 (已关闭): DU-RU环回测试，DU的cpri输出天线0丢失一个子符号包
杨 晋
20:22 性能 #372 (已关闭): ecpri星座图频域数据差
环境：修复tti错误版本的du，ru未变
现象：
①星座图点散
②频域有单音干扰
!ecpri星座图频域较差.png!
!时域.png! 匿名用户
20:08 错误 #371: ecpri rx线程超时异常
补充截图
!rx超时异常.png! 匿名用户
20:05 错误 #371 (已关闭): ecpri rx线程超时异常
现象：rx线程超时警告，正常值125us以内，异常值达1s
进行：暂时挂起 匿名用户
12:09 错误 #320 (挂起): 修改pru 128bit内4个32bit样点排序问题后，测试DU-RU外环回，还有CRC错误较多，X86一秒内就显示接收无数据等现象
1、用天线0子符号丢弃采集du cpri入口数据（以太ip输出），进行UT测试，发现出问题的子符号包被认做tti数据（且产生很多个tti输出）。
2、查看数据是，自符号包前几个数据是（某一次采样）
90ab12345678... 杨 晋
10:18 错误 #333 (已解决): 120m带宽底噪高
更换2t2r多ue之后测试无此现象出现，问题关闭 匿名用户

2021-01-11

20:41 错误 #332 (挂起): CRC断流时，du上行无数据
先解决crc错误的问题 匿名用户
20:40 功能 #325 (挂起): TDD切换功放适配
匿名用户
20:40 错误 #308 (挂起): 数字域环回样点偏移
匿名用户
20:35 任务 #341 (已解决): du 上行抓数
现象：
①抓取到fh rx中，天线0的打桩7fff相位不变，天线1的0~15360打桩，每过一段时间随机变化。
②@杨晋 在du的ecpri出口抓取到天线0的子符号有丢失
分析：天线0/1可能出现随机的子符号丢失，导致打... 匿名用户
11:37 错误 #320: 修改pru 128bit内4个32bit样点排序问题后，测试DU-RU外环回，还有CRC错误较多，X86一秒内就显示接收无数据等现象
版本：ru fpga使用测试版本（天线1的i使用计数器替代，天线0和1的时隙前两个样点的i分别使用7ffe、7fff替代）
du fpga在fronghual的rx_antx_dis子模块增加了对天线0子符号丢失的异常保护，测试... 杨 晋

2021-01-09

10:53 错误 #320: 修改pru 128bit内4个32bit样点排序问题后，测试DU-RU外环回，还有CRC错误较多，X86一秒内就显示接收无数据等现象
1、在du统计发现franthaul_rx天线1相位变化。
2、新增加ru cpri入口和du cpri出口的子符号、符号连续统计，天线0和1偏移统计。 发现du cpri出口的天线0子符号有丢失，且和crc错误发生时间对应，此时r... 杨 晋
 

导出 Atom