项目

一般

简介

活动

从 2021-04-22 到 2021-05-21

2021-05-21

10:13 功能 #482 (挂起): ecpri wi、fr代码合并
匿名用户

2021-05-20

11:06 功能 #488: CM
①测试ps的发射频点、发射功率、接收增益可以正常配置，发射频点存在MYKONOS_resetExtTxLolChannel 执行报错，待定位 匿名用户

2021-05-19

17:56 功能 #488: CM
①已确认跟收发频点相关的寄存器，文档更新了通道01收发频点《RU_CM寄存器列表3.0.xlsx》，《CM寄存器配置说明3.0.docx》，ps已更改。版本名不变
②cm的写1000、0001标志问题是reg_operating中只... 匿名用户
15:20 功能 #488: CM
①已合并du 版本号为E1F_EPB02_V_1_1_2_T210510_N3D_harqD7
已合并ru 版本号为R2F_FFB02_V_1_0_0_T210517_TEST_CM
②已讨论rucm的寄存器，见《RU_CM寄... 匿名用户

2021-05-12

09:59 功能 #534 (已关闭): FR拉远 4天线 FPGA编码
杨 晋

2021-05-08

17:50 功能 #488: CM
①文档 编写完成
②代码 编写完成
③仿真 进度100%
④在板 进度90%
在板，du模拟dma_bar的读写操作，可以成功进行①写ru_pl ②d读ru_pl ③写ru_ps ④读ru_ps的写入值
待完成
①... 匿名用户

2021-04-29

20:47 错误 #530: 基站启动后，驱动读取bar地址无效
正确的情况下，打印如下：... 吕 国荣
20:41 错误 #530: 基站启动后，驱动读取bar地址无效
咨询老王，反馈如下：
fpgaInfo[0].valid=9d0f, fpgaInfo[0].cardType=0x809ff375、
这句表示，FPGA bar地址无效，有效的话 打印就是010300 吕 国荣
20:40 错误 #530 (进行中): 基站启动后，驱动读取bar地址无效
吕 国荣
20:40 错误 #530 (已解决): 基站启动后，驱动读取bar地址无效
打印如下：... 吕 国荣
20:07 错误 #522 (已解决): FR CPRI TDD调试，DU FPGA写入AD5311值CAC0，读回值CA40，二者不一致
吕 国荣
20:07 错误 #520 (已解决): FR CPRI TDD调试，在驱动加载前，DU的上行front_haul收到格式错误的数据
吕 国荣
20:06 错误 #521 (已解决): FR CPRI TDD调试，DU FPGA新版本回读AD5311值不稳定（之前版本回读值不变）
吕 国荣
20:06 错误 #514 (已解决): PRACH收到频域数据后解出的preamble ID和终端侧的不一致
吕 国荣
20:05 错误 #527 (转测试): 基站下电重启后，第一次启动出现prach任务异常导致ul 任务超时
晓阳修改RU侧，下行和上行的子帧号，修改后，断电重启，时序正常。 吕 国荣
20:03 错误 #529 (已解决): 上行harq重传，FPGA未返回【ecpri版本，挂死和AD9371版本的原因不同】
吕 国荣
12:15 错误 #529: 上行harq重传，FPGA未返回【ecpri版本，挂死和AD9371版本的原因不同】
FPGA查看调测，重传时有个异步fifo无法写入数据，因为fifo使用的时钟是ddr IP输出的时钟，复位是pci的复位，复位会先于时钟而到达导致复位FIFO工作异常。
修改后国荣测试未发现未返回，待后续跟踪。 杨 晋
10:54 错误 #529 (进行中): 上行harq重传，FPGA未返回【ecpri版本，挂死和AD9371版本的原因不同】
吕 国荣
10:53 错误 #529 (已解决): 上行harq重传，FPGA未返回【ecpri版本，挂死和AD9371版本的原因不同】
吕 国荣
12:03 功能 #488: CM
DU至RU_pl RU_ps写入测试通过。
待验证：
① du带数据跑
②du读取
③x86的bar联调 匿名用户

2021-04-28

18:42 功能 #488: CM
已解决2次仅1次生效问题，是ps_interface模块的状态机有问题导致覆盖。
 匿名用户
10:16 错误 #528 (进行中): 基站下电重启后，小概率出现ue可以正常检测到广播，基站无法检测到上行信号
抓到的log看到，出现该情况的时候，FH过来的数据中填写的slot号和tti中的相同... 吕 国荣
10:13 错误 #528 (已解决): 基站下电重启后，小概率出现ue可以正常检测到广播，基站无法检测到上行信号
吕 国荣

2021-04-27

21:00 功能 #488: CM
deframer_to_chan 的计数分支type类型判断错误导致状态机卡住，已修复。
测试pl的bar写入无问题；
测试ps的写入可以到达，但每2次信号产生一次打印，需要debug。 匿名用户
18:14 错误 #527: 基站下电重启后，第一次启动出现prach任务异常导致ul 任务超时
启动正常的log：... 吕 国荣
17:13 错误 #527 (进行中): 基站下电重启后，第一次启动出现prach任务异常导致ul 任务超时
1、抓取log 发现FH过来的数据中的填写的slot 和 io线程中填写的tti的值差太多，log如下：... 吕 国荣
17:11 错误 #527 (已解决): 基站下电重启后，第一次启动出现prach任务异常导致ul 任务超时
吕 国荣
17:15 错误 #523: 基站无法检测到UE的prach（UE正常检测到了广播）
基站在掉电重启后的，第一次偶尔出现 吕 国荣
17:09 错误 #524 (转测试): 基站下电重启后，出现ue无法检测到广播【0429晚上出现一次】
吕 国荣

2021-04-24

15:00 功能 #488: CM

发现问题
① cm_top仅能收到第一次的cm数据 ->ru的e_usr_top模块状态机问题
②du传递的cm数据跟地址无问题，读写使能有问题。->du的cm分配模块问题，待出版本修复。 匿名用户

2021-04-23

18:23 功能 #488: CM
修复ru的ecpri_rx模块，e_usr_top可以接收来自du的cm数据
发现问题
① cm_top仅能收到第一次的cm数据
②du传递的cm数据跟地址无问题，读写使能有问题。 匿名用户
10:50 错误 #524 (进行中): 基站下电重启后，出现ue无法检测到广播【0429晚上出现一次】
此问题在之前某次FPGA在线加载也出现过。FPGA新版本国荣昨天测试几次未出现，有一种怀疑是与问题521（即FPGA配置ad5311的iic代码误产生锁存器）有一定关系，FPGA部分版本可能配置有问题，系统有频偏使ue无法检测到广播，... 杨 晋
10:37 错误 #520 (转测试): FR CPRI TDD调试，在驱动加载前，DU的上行front_haul收到格式错误的数据
版本测试几次未检测到rx_antx_dis模块和prach模块输入有偏移现象，需继续跟踪。 杨 晋

2021-04-22

20:51 错误 #524 (挂起): 基站下电重启后，出现ue无法检测到广播【0429晚上出现一次】
吕 国荣
20:49 功能 #488: CM
①文档 编写完成
②代码 编写完成
③仿真 进度100%
④在板 进度80%
测试du到ru的通道，ru及du 的ecpri rx部分对type4的非tti类型判断缺失 匿名用户
20:49 错误 #523 (进行中): 基站无法检测到UE的prach（UE正常检测到了广播）
1 重启基站后，ue正常的检测到了SSBrsrp大概-55， 但是终端连续发送了多条prach（prach每发送一次，都有2db的抬升），基站没有检测到，RF抓数，也没有收到，底噪功率较高，大概200多；
2 再次重启基站后，ue可... 吕 国荣
20:43 错误 #523 (已解决): 基站无法检测到UE的prach（UE正常检测到了广播）
吕 国荣
19:59 错误 #521 (转测试): FR CPRI TDD调试，DU FPGA新版本回读AD5311值不稳定（之前版本回读值不变）
杨 晋
17:24 错误 #521 (进行中): FR CPRI TDD调试，DU FPGA新版本回读AD5311值不稳定（之前版本回读值不变）
发现iic模块的状态机次态产生是组合逻辑，但判断if条件语句不全，会产生锁存器。修改这个问题后，国荣测试了新出版本几次，返回值和原来版本一样（但两个版本读回和写入值都有bit误差），待继续测试。 杨 晋
17:13 错误 #521 (已解决): FR CPRI TDD调试，DU FPGA新版本回读AD5311值不稳定（之前版本回读值不变）
杨 晋
19:58 错误 #522 (转测试): FR CPRI TDD调试，DU FPGA写入AD5311值CAC0，读回值CA40，二者不一致
修改iic模块代码并UT测试，读取数据正确，国荣上板测试回读值和写入一致。 杨 晋
17:57 错误 #522 (进行中): FR CPRI TDD调试，DU FPGA写入AD5311值CAC0，读回值CA40，二者不一致
看AD5311手册时序图，应该在时钟的下降沿（或高电平中间位置）取数据， 但FPGA的iic模块在时钟的低电平中间取输入串行数据，会导致取回数据错误。进行UT仿真也看到有个bit读取不对，待修改。 杨 晋
17:14 错误 #522 (已解决): FR CPRI TDD调试，DU FPGA写入AD5311值CAC0，读回值CA40，二者不一致
杨 晋
 

导出 Atom