项目

一般

简介

活动

从 2020-07-05 到 2020-08-03

2020-08-03

11:00 错误 #201 (已解决): ngp buffer踩内存问题
灌包过程中,出现ngp buffer踩内存问题,导致段错误。 匿名用户
10:59 错误 #200 (已解决): 双向链表删除节点导致段错误
双向链表在释放节点时,当仅有一个节点时,仅对first进行了置空,未对last置空,导致下次使用到该链表时;
添加对last节点的置空后,暂时未出现之前出现的段错误。
匿名用户
09:42 错误 #200 (已解决): 双向链表删除节点导致段错误
代码中有多处使用双向链表的位置,测试中出现两处双向链表访问到0地址发生的段错误 匿名用户

2020-07-29

12:32 错误 #191: PDSCH编码偶尔出现FPGA没有返回,导致下行任务超时,系统挂死
问题原因已经确认,因为Du下发的pdu的地址,是256byte对齐,不是4k对齐,我们的FEC编码要求地址需要4K对齐,修改了DU后分配的地址后,问题偶现一次,但是此时的挂死,已经不是大的Tbsize挂死,问题原因不同,需要进一步测试... 吕 国荣

2020-07-28

15:52 错误 #191 (进行中): PDSCH编码偶尔出现FPGA没有返回,导致下行任务超时,系统挂死
1、增加时间戳log,确认系统的tti时序正常,DU下发的dlconfig消息时间点正常, 物理层获取到下行pdu的时间点,也正常,可以确认当前的下行编码超时,仅仅是因为FEC编码无响应;
吕 国荣

2020-07-27

15:11 错误 #196 (已解决): SIB1消息中TAC和 cell identity填入错误
比特串数据,在由U32和U64数据取地址后强转为U8指针时,高低比特位放入消息时反了,导致UE从SIB1中读取的TAC 和cell identity与NAS消息中的不符;
从而不进行PDU session建立消息的NAS编码;
修...
匿名用户
14:42 错误 #196 (已解决): SIB1消息中TAC和 cell identity填入错误
TAC 与 cell identity在SIB1消息中为比特串,代码中填写时比特串高低位错误。 匿名用户

2020-07-25

14:33 错误 #190 (已关闭): 没有收到FH过来的PRACH消息,导致bbupool任务调度出现异常
问题修改已完成。 吕 国荣
14:31 错误 #194 (已关闭): 基站启动后,没有收到PRACH的数据包
当前问题关闭,
通过修改cpa_sub6的编译脚本和l1_release.sh脚本,验证确认问题修复完成。
吕 国荣
14:29 错误 #194 (已解决): 基站启动后,没有收到PRACH的数据包
1、空军帮忙分析,确认 prach的使能开关打开,没有收到x86的描述字;
2、王永伟帮忙分析:驱动侧正常下发了prach的寄存器配置;
通过上面的分析,确认问题出现在x86侧,经检查编译脚本发现,因为在机器上编译了旧的版本(...
吕 国荣
14:25 错误 #194 (已关闭): 基站启动后,没有收到PRACH的数据包
基站启动后,没有收到PRACH的数据包,prach的统计为0,上行prach接收的回调函数没有触发 吕 国荣

2020-07-23

14:19 错误 #191 (已关闭): PDSCH编码偶尔出现FPGA没有返回,导致下行任务超时,系统挂死
出现过多次,偶现:
1、pbch 编码突然异常没有,任何返回值;
2、PDSCH数据,tbsize 不固定,出现FPGA编码没有返回值;
吕 国荣
14:17 错误 #190 (已关闭): 没有收到FH过来的PRACH消息,导致bbupool任务调度出现异常
上行接收侧的cpa_fh_rx_prach_callback函数没有触发,导致上行的prach任务没有启动,出现错误打印“phy_gnb_bbupool_ul_set_list: Was not scheduled ...” 最终导致... 吕 国荣

2020-07-14

14:12 错误 #184 (已解决): DU RLC配置 rb信息错误
kw_cfg_dl.c,kw_cfg_ul.c
修改上述文件中对结构体中上下行逻辑信道使用错误的代码;
SRB2可以配置正确使用。
匿名用户
14:11 错误 #184 (已解决): DU RLC配置 rb信息错误
代码中结构体entCfg->lCh[0] 为下行,entCfg->lCh[1]为上行;
代码文件kw_cfg_dl.c,kw_cfg_ul.c中有多次错误使用
匿名用户
14:07 错误 #153 (已解决): FPGA前端处理prach数据问题
匿名用户
14:06 错误 #153: FPGA前端处理prach数据问题
1.FPGA处理数据,IQ路取反,导致后续数据出现了偏移;
2.修改后PHY能够正确接收Preamble,遗留问题,接收的preamble仍然存在大约180点的样点偏差。
匿名用户
14:03 错误 #183 (已解决): RRC setup消息中内容错误
1.servCellIdx 不需要填写
2.上下行 dmrs-AdditionalPosition 修改为pos1,增加一个DMRS;
3.pdsch-TimeDomainAllocationList startSymbolAnd...
匿名用户
14:01 错误 #183 (已解决): RRC setup消息中内容错误
1.servCellIdx 填写为0
2.上下行 dmrs-AdditionalPosition = pos0
3.pdsch-TimeDomainAllocationList startSymbolAndLength = 27
匿名用户

2020-07-10

16:16 错误 #177 (已解决): Security Mode Command 响应错误
测试通过,UE可以成功响应。 流程继续向后推进。 b jz
16:15 错误 #177 (进行中): Security Mode Command 响应错误
Security Mode Command 中加密和完保都是0, 根据协议只携带加密为NEA0,不携带完保字段。
但UE不支持。
将完保设置为NIE2, 使得Security Mode Command 中携带完保字段。
b jz
16:13 错误 #177 (已关闭): Security Mode Command 响应错误
CU发送Security Mode Command, UE响应Security Mode failure
b jz
 

导出 Atom