活动
从 2020-01-04 到 2020-02-02
2020-01-21
- 17:43 功能 #63 (反馈): 上行接收数据到16QAM译码完成全流程功能开发及验证
- 测试结果：
*zlog等级* :info-3
*运行时间* ：2h
*cpu load* : 4.79 4.83
*译码结果* ：CRC 正确。
-----------------------------
zlog等级... - 16:20 功能 #63 (已解决): 上行接收数据到16QAM译码完成全流程功能开发及验证
- 16:20 功能 #63 (进行中): 上行接收数据到16QAM译码完成全流程功能开发及验证
- 已经完成的内存：
1、译码功能验证通过；
2、打桩上行输入到译码完成，验证通过；
3、环回链路验证通过； - 16:18 功能 #63 (已关闭): 上行接收数据到16QAM译码完成全流程功能开发及验证
- 1、编写16QAM 译码X86侧的代码，并验证；
2、上行打桩数据接收到16QAM译码完成，全链路验证；
3、环回测试，下行发送通过FH到上行接收，并完成译码，环回链路验证 - 16:20 错误 #59 (已解决): LDPC的译码64QAM错误
- FPGA问题，已经解决
2020-01-15
- 14:34 错误 #62 (进行中): 【问题单58的遗留问题】FH RX接收数据开始阶段，接收到的数据为0，一段时间后，才能收到数据
- 14:34 错误 #62 (已关闭): 【问题单58的遗留问题】FH RX接收数据开始阶段，接收到的数据为0，一段时间后，才能收到数据
- 1、在下行数据发出来后，FH RX仍然没有收到数据，；
- 14:21 错误 #58 (已解决): 需要验证 x86-->FPGA（FH）... 空口...FPGA(FH RX)后链路是否正确
- 问题已经解决，产生问题的原因：
物理层在init fpga初始化了之后，就会向fpga发送，但是此时没有获取到正确的地址数据地址，导致发送的数据全是0.
2020-01-11
- 16:14 错误 #59 (进行中): LDPC的译码64QAM错误
- 16:13 错误 #58: 需要验证 x86-->FPGA（FH）... 空口...FPGA(FH RX)后链路是否正确
- 测试进展：
1、FHTX可以正常发出数据；
2、FH RX可以接收到数据，但是抓到的数据错误；
3、驱动侧增加保存数据log，确认收到的数据不对；
计划：
1、需要合入配置FPGA寄存器的代码，确认配置FHTX-->FH...
2020-01-06
- 20:49 错误 #58 (进行中): 需要验证 x86-->FPGA（FH）... 空口...FPGA(FH RX)后链路是否正确
- 已经完成设计文档和代码编写；
待测试；
导出 Atom