活动
从 2020-04-20 到 2020-05-19
2020-05-19
- 16:45 错误 #107 (已解决): 同步信道在新平台测试接收数据错误
- FPGA与X86 IQ顺序不一致
- 16:43 错误 #115 (已解决): 无法进入同步任务
- 开机后第一次运行无法进入同步，FPGA定位到问题：读描述符时间过长，fifo溢出
2020-05-15
2020-05-14
- 16:13 错误 #114: 同步信道decomp接收的数据头中的slotidx和decomp入参nslotidx不一致，导致track fail
- 驱动侧加入打印定位到问题
[05-14 15:57:33.651][ERROR][Error] last_buffer_idx[4], nBufIndex2[4]
[05-14 15:57:33.652][ERROR][Error... - 12:48 错误 #114 (进行中): 同步信道decomp接收的数据头中的slotidx和decomp入参nslotidx不一致，导致track fail
- [05-14 10:56:00.735][ERROR][FAFA0002], SSB[24], nSlotIdx[4064] not equal to CurSlotIdx[4056] -diff[-8], last_in_slot...
- 12:48 错误 #114 (已关闭): 同步信道decomp接收的数据头中的slotidx和decomp入参nslotidx不一致，导致track fail
- 从接收到的数据文件头中获取的slotidx要比入参传进来的nslotidx晚8个slot(buffer共有8个)，slotidx不一致的现象是偶然现象，当该现象出现在SSB所在的slot（slotidx%40 == 0）时，会导致收到...
- 12:59 错误 #115 (进行中): 无法进入同步任务
- 已在sync_callback加入异常分支打印，尝试复现问题，等待进一步定位
- 12:57 错误 #115 (已解决): 无法进入同步任务
- 现象为偶现，发生在开机后第一次运行程序，从log和打印看没有进入同步
- 12:42 错误 #113 (已解决): 频偏调整接口导致的挂死
- 在log等级为4的情况下打开接口会导致运行挂死，初步定位为频偏调整接口导致的，根据程序中的时间戳计算频偏调整耗时3000us(3ms)左右
- 12:38 错误 #110 (进行中): 同步信道在新平台运行超时挂死
- 当前sync_callback已打开，信号量未打开。
在log等级为4-WARNING, LogMask/0x00000005(pbch,pdsch)的情况下，运行一小时CRC正确，log无异常
切换log等级为3-INFO后出现...
2020-05-07
- 12:29 错误 #110: 同步信道在新平台运行超时挂死
- 加入驱动维测并注掉x86同步callback：CRC先正确后错误，未挂死，手动退出
- 12:27 错误 #110: 同步信道在新平台运行超时挂死
- 去除信号量触发同步处理，CRC错误概率大，偶正确。
后加入驱动维测，现象未变化 - 12:25 错误 #110: 同步信道在新平台运行超时挂死
- 避免同步任务抢占其他线程，将同步绑定到core 20, 并隔离核。 CRC偶错误，挂死，正确
- 12:18 错误 #110: 同步信道在新平台运行超时挂死
- 将sync_decomp中的store_data和printf去除，CRC偶尔会错误，甚至可能挂死，也有概率会正确
2020-05-06
- 15:46 错误 #110 (已解决): 同步信道在新平台运行超时挂死
- 根据log报错：
[FATAL][ERROR] gnb_fh_thread, G_MAX_SLOT_NUM[20480], nPreHWSlotIdx[10001], nCurHWSlotIdx[10003], slotdiff[2...
2020-04-29
- 20:04 错误 #108 (已关闭): x86与FPGA对IQ数据的定义不同
- x86发端的数据IQ与接口文档中的IQ数据位置定义不同
2020-04-28
- 10:05 错误 #107 (进行中): 同步信道在新平台测试接收数据错误
- 10:04 错误 #107 (已解决): 同步信道在新平台测试接收数据错误
- 移植到新的平台后，同步信道从FPGA获取的数据错误，初步分析为TA设置不正确，旧平台的TA设置为9，新平台是8，待验证
- 10:00 错误 #105 (已解决): 内环在板初始捕获中去除printf导致挂死
- 修改了配置频偏中的sleep函数，将时间从1s缩短为10us，无挂死现象出现，只有CRC错误会导致结果错误
2020-04-27
- 12:27 错误 #105 (进行中): 内环在板初始捕获中去除printf导致挂死
- 12:26 错误 #105 (已解决): 内环在板初始捕获中去除printf导致挂死
- printf所在位置为同步参数下发接口后，因测试需求添加printf，测试通过后整理代码，删除多余的打印后程序挂死，问题排查发现添加此处打印挂死消失，但添加多个printf并不会导致挂死， 初步怀疑是printf添加了延迟
2020-04-24
- 15:06 错误 #95 (已解决): 同步信道滤波器相关计算错误
- 修改相关计算函数，函数默认计算输出入参为数组，实际使用为指针，计算后数组未清0
- 15:03 错误 #95 (已解决): 同步信道滤波器相关计算错误
- 在板测试发现track状态频偏计算错误
- 14:57 错误 #93 (进行中): 同步信道在板测试CRC错误
- 14:41 错误 #93 (已关闭): 同步信道在板测试CRC错误
- 基于旧的平台版本测试时，CRC偶尔会出现全错的问题，概率为30%，从FPGA侧抓取数据的结果来看是接收的数据出错，问题暂时搁置，等待代码移植至新版本后验证
- 14:55 错误 #94: 同步信道接口配置sfidx和频偏导致跳帧挂死或数据错误
- x86配置frame实现错误，当在获取到sfidx的当前帧的下一帧配置set_sfidx，设置参数应为下一帧的起始边界+偏移参数（例如当前为frm9,sf7,sl0,sym0, 则应该在frm10,sf0,sl0,sym0处设置frm...
- 14:49 错误 #94 (已解决): 同步信道接口配置sfidx和频偏导致跳帧挂死或数据错误
- 问题已解决
问题1：驱动侧添加频点初始化，接收和发送端配置频点为2.6Ghz
问题2：FPGA设置sfidx设计变更，已修改驱动侧代码，验证通过
新设计：symbol[3:0] frame[9:0] subframe[5:0... - 14:44 错误 #94 (已解决): 同步信道接口配置sfidx和频偏导致跳帧挂死或数据错误
- 同步信道在板测试，发现打开和底层驱动的配置接口函数时会导致运行错误。
问题1：频偏配置错误
问题2：sfidx配置错误 - 14:37 错误 #91 (已解决): 在板测试SSB在错误的slot上发送
- testMAC配置问题
- 11:24 错误 #92 (已解决): 在板接收的同步信道slot40数据不正确
- FPGA没有配置AGC的参数，默认为0，即没有进行AGC操作，目前配置为固定值，外环测试时可能需要做修改，x86当前配置为 fpga_cfg_sync_zoom_in_out(nFpgaId, 133);
导出 Atom