活动
从 2020-05-10 到 2020-06-08
2020-06-08
- 11:05 任务 #133 (已关闭): zlog和采数工具重构
- 因采数和log等级降低会导致正常流程挂死，需要将log和采数工具绑定单独的线程，由平台侧开发，物理层配合测试。
测试步骤
1.验证log等级降低时是否挂死
2.验证采数是否正确
- 10:59 错误 #132 (已关闭): 同步信道对发测试CRC错误
- 对发测试时出现CRC偶尔全错，偶尔错误率在10%左右。
测试方案如下：
首先使用新的衰减保证衰减平衡
1. 采数后仿真，分析星座图
2. 分析信道估计结果
3. 射频同源，在时钟同步的情况下验证频偏调整是否有问题
4. F... - 10:54 功能 #131 (已解决): 同步信道频偏调整平滑功能
- 增加了频偏调整平滑功能，每25次的频偏调整将被累加并平均，每隔50个周期的跟踪将下发频偏调整，减少偶然误差造成的影响，增加调整量精度
- 10:49 错误 #128: 频偏调整不准确导致CRC错误和失步
- 频偏调整间隔增大，初始捕获五次一个周期，跟踪50次
- 10:47 错误 #128 (进行中): 频偏调整不准确导致CRC错误和失步
- 加入频偏调整保护，超出-7k~7k范围的频偏值将被调整到范围内
- 10:45 错误 #128 (已解决): 频偏调整不准确导致CRC错误和失步
- 频偏调整不准确导致CRC错误和失步，频偏调整值过大，一直于12~13k，经过采数matlab仿真发现频偏调整值跳出了周期
- 10:42 错误 #125 (已解决): 同步信道样点调整错误
- 样点调整方向未与FPGA对齐，样点调整方向与sfidx方向不同
- 10:41 错误 #125 (已解决): 同步信道样点调整错误
- 同步信道样点调整错误，调整值过大，不准确导致失步，初步推断为接口问题
2020-05-19
- 16:45 错误 #107 (已解决): 同步信道在新平台测试接收数据错误
- FPGA与X86 IQ顺序不一致
- 16:43 错误 #115 (已解决): 无法进入同步任务
- 开机后第一次运行无法进入同步，FPGA定位到问题：读描述符时间过长，fifo溢出
2020-05-15
2020-05-14
- 16:13 错误 #114: 同步信道decomp接收的数据头中的slotidx和decomp入参nslotidx不一致，导致track fail
- 驱动侧加入打印定位到问题
[05-14 15:57:33.651][ERROR][Error] last_buffer_idx[4], nBufIndex2[4]
[05-14 15:57:33.652][ERROR][Error... - 12:48 错误 #114 (进行中): 同步信道decomp接收的数据头中的slotidx和decomp入参nslotidx不一致，导致track fail
- [05-14 10:56:00.735][ERROR][FAFA0002], SSB[24], nSlotIdx[4064] not equal to CurSlotIdx[4056] -diff[-8], last_in_slot...
- 12:48 错误 #114 (已关闭): 同步信道decomp接收的数据头中的slotidx和decomp入参nslotidx不一致，导致track fail
- 从接收到的数据文件头中获取的slotidx要比入参传进来的nslotidx晚8个slot(buffer共有8个)，slotidx不一致的现象是偶然现象，当该现象出现在SSB所在的slot（slotidx%40 == 0）时，会导致收到...
- 12:59 错误 #115 (进行中): 无法进入同步任务
- 已在sync_callback加入异常分支打印，尝试复现问题，等待进一步定位
- 12:57 错误 #115 (已解决): 无法进入同步任务
- 现象为偶现，发生在开机后第一次运行程序，从log和打印看没有进入同步
- 12:42 错误 #113 (已解决): 频偏调整接口导致的挂死
- 在log等级为4的情况下打开接口会导致运行挂死，初步定位为频偏调整接口导致的，根据程序中的时间戳计算频偏调整耗时3000us(3ms)左右
- 12:38 错误 #110 (进行中): 同步信道在新平台运行超时挂死
- 当前sync_callback已打开，信号量未打开。
在log等级为4-WARNING, LogMask/0x00000005(pbch,pdsch)的情况下，运行一小时CRC正确，log无异常
切换log等级为3-INFO后出现...
导出 Atom