STE

2021-09-30

10:14 功能 #655 (进行中): 测试环境搭建

需求：
基站：9371 au
终端：au+ru
au使用pcie延长线 ： 180°，5cm，软线
基站 IP: 192.168.2.250
终端 IP: 192.168.2.247
终端 IP: 192.1... 匿名用户

2021-09-29

14:32 功能 #653 (挂起): AU PPS功能

需求：
①FPGA引脚输入pps信号
②AU初始跟pps对齐
③AU运行过程，反馈△t给x86，计算配置auxdac值，实现AU与pps的锁定 匿名用户

2021-09-27

11:09 STE UT 功能 #650 (已解决): 【PHY】PBCH polar 译码C代码修改使用AVX2加速

译码性能：
使用Matlab toolbox Cell search 作为对比，Free5GRan的软信息输入为matlabAWGN加噪后软信息数据。简单对比，无法准确估计性能。
SNR = 10, 都能译码正确；
SN... guo hanlin

2021-09-24

09:48 功能 #651 (已解决): FPGA上下行时偏调整功能

需求：
1.1 终端同步调整 ：终端接收调整+发送调整
1.2 终端发射ta调整：终端发送调整，接收不调整
计划：
①设计
②仿真
③在板打桩（视风险可以省略）
④联调 匿名用户

2021-09-23

10:00 STE UT 功能 #650 (已解决): 【PHY】PBCH polar 译码C代码修改使用AVX2加速

使用指令集修改C代码的polar译码，比对加速后的运行时间，评估可行性
------------------------------------------------------------------
h2. 指令加速... guo hanlin

09:55 STE UT 功能 #649 (挂起): 【PHY】PBCH Polar 译码模块移植 （UCI）

guo hanlin

09:54 STE UT 功能 #649 (挂起): 【PHY】PBCH Polar 译码模块移植 （UCI）

PBCH polar译码计划复用基站侧UCI译码，解速率匹配与matlab能够比对成功，但译码输出结果比对不成功，继续调试工作量较大，任务挂起。
UT使用C代码的polar译码方案，译码结果比对通过，但译码模块在板运行时间长达1ms... guo hanlin