STE

2021-10-22

17:19 错误 #668 (挂起): FPGA使用FH进行demo测试，概率性出现跑一会接收异常

新出了加调测和采数版本，但问题一直无法复现，暂时挂起。再全系统环境测试 杨 晋

2021-10-21

18:33 错误 #670 (新建): l1c和phy接口变量需要提前申请内存以及内存释放

具体在函数phy_gue_dl_initialize_buffers中添加完善，申请后注意释放。 李 勇

16:55 任务 #669 (进行中): 初始化table待修改

为了支持UT测试，先放在下面位置，等上板调试后，再进行修改。
void *l1c_thread(void *pVoid)
{....
//加载表格
char *pTablePath = getenv("DIR_WIR... 李 勇

16:36 任务 #669 (已解决): 初始化table待修改

路径：l1\table\common
基站代码：DU2PHY_api_proc_phy_init -> init_common_tables("table").
STE加载这些表格的代码在哪儿添加待添加 李 勇

2021-10-20

18:20 错误 #668: FPGA使用FH进行demo测试，概率性出现跑一会接收异常

经调测，发现在出现上述接收包变少时，fpga进入dma模块的fft数据包并没有少，且出现无可用描述符的错误标志，说明这个问题与完成标志的上报和dma下发描述符等有关 杨 晋

2021-10-19

20:42 错误 #668 (挂起): FPGA使用FH进行demo测试，概率性出现跑一会接收异常

!rx_dis.png!
现象如上 杨 晋

2021-10-13

14:14 STE UT 功能 #649: 【PHY】PBCH Polar 译码模块移植 （UCI）

修改了avx512的代码，如下
!代码修改.PNG!
添加了解交织和CRC校验码块
添加了MIB解析的子函数。以上按avx512 PBCH polar译码问题解决。 董 小平

2021-10-08

11:57 错误 #657: AU 上下行功能

问题一：sym/slot/cp_infor的x86使用的是156.25m下的配置，
解决：暂时手动写死为122.88m下配置
问题二；au 无slot_tti等中断输出。
分析： 无输出使能信号sfn_set_vali... 匿名用户

10:43 错误 #657 (已解决): AU 上下行功能

问题：无tti输出 匿名用户

2021-09-30

10:14 功能 #655 (进行中): 测试环境搭建

需求：
基站：9371 au
终端：au+ru
au使用pcie延长线 ： 180°，5cm，软线
基站 IP: 192.168.2.250
终端 IP: 192.168.2.247
终端 IP: 192.1... 匿名用户

2021-09-29

14:32 功能 #653 (挂起): AU PPS功能

需求：
①FPGA引脚输入pps信号
②AU初始跟pps对齐
③AU运行过程，反馈△t给x86，计算配置auxdac值，实现AU与pps的锁定 匿名用户

2021-09-27

11:09 STE UT 功能 #650 (已解决): 【PHY】PBCH polar 译码C代码修改使用AVX2加速

译码性能：
使用Matlab toolbox Cell search 作为对比，Free5GRan的软信息输入为matlabAWGN加噪后软信息数据。简单对比，无法准确估计性能。
SNR = 10, 都能译码正确；
SN... guo hanlin