活动 - STE - 云智软通研发流程管理系统

活动

从 2021-10-18 到 2021-11-16

09:45 任务 #699 (进行中): L1C模块功能开发: L1C任务进度：（l1app 和 testapp 支持这两个测试环境）
1. testapp 已经完成，给PHY的各个过程的参数配置完成，简单的时序可以把各个流程串起来跑，剩下的就是PHY加代码自己测试，L1C支持测试。
2. l... 李勇
09:32 任务 #699 (进行中): L1C模块功能开发: 记录L1C模块的开发进展和问题记录。李勇

15:28 功能 #677 (进行中): STE FPGA配置接口需求: guo hanlin
15:27 错误 #675 (已解决): dev Num: 0 <<get fth error>>: guo hanlin
15:25 功能 #655: 测试环境搭建: STE 终端物料清单：¶
产品型号：SORP-5G-STE100-1P5
https://tea7cf22fe.feishu.cn/file/boxcnmuE48v3Q1d8oYkYwyWX9Je
CPU （英特尔i9-99... guo hanlin
15:18 功能 #655: 测试环境搭建: STE 终端物料清单：¶
产品型号：SORP-5G-STE100-1P5
https://tea7cf22fe.feishu.cn/file/boxcnmuE48v3Q1d8oYkYwyWX9Je
CPU （英特尔i9-99... guo hanlin
15:14 功能 #655 (进行中): 测试环境搭建: guo hanlin
15:11 错误 #685 (已解决): 终端与基站首次同步存在22k~30k频偏: guo hanlin

17:26 错误 #685: 终端与基站首次同步存在22k~30k频偏: 确认了一下频偏的问题，FPGA卡ba5215上不配置压控，电压就是0，有8ppm偏差，大概28kH左右 guo hanlin
12:19 错误 #685 (已解决): 终端与基站首次同步存在22k~30k频偏: 2021.11.8
采数后matlab仿真发现，首次同步，每次都存在一个载波左右的频偏，范围在22k~30kHz左右
排除SSB配置错误导致的，原因是从9371出口采得一个时隙的时域数据，通过matlab画图发现中心直流信号存在偏... guo hanlin

12:31 功能 #651 (已解决): FPGA上下行时偏调整功能: 见《上下行调整-简版.docx》及《上下行调整-测例》
终端同步调整
 sample_adj （sflen_adj)
发射调整：tx_offset 匿名用户
12:25 功能 #653 (挂起): AU PPS功能: 匿名用户
12:24 功能 #655: 测试环境搭建: 已搭建，并对拷运行。
待测试匿名用户
12:24 功能 #655: 测试环境搭建: 使用定制10cm可用,BOM见飞书
https://item.taobao.com/item.htm?spm=a230r.1.14.127.45a27d5bav6EhA&id=631759979532&ns=1&abbucket... 匿名用户
12:21 错误 #657 (已解决): AU 上下行功能: 匿名用户
12:20 错误 #676 (已解决): PHY启动时卡在：Start config RU: 匿名用户
12:19 功能 #677: STE FPGA配置接口需求: ①功能描述：见文档《上下行调整_简版.docx》
②FPGA列出bar寄存器表的及使用方法描述
匿名用户

18:29 错误 #678: ste fpga 个别FPGA版本会出现启动后，屏蔽接收，只有发送时会出现没有输出的现象。: 后来换了机器，再换会来没有出现。偶发现象。战弋戈
16:19 错误 #678: ste fpga 个别FPGA版本会出现启动后，屏蔽接收，只有发送时会出现没有输出的现象。: 打印发现 tti step 一直为0. 战弋戈
16:17 错误 #678 (已解决): ste fpga 个别FPGA版本会出现启动后，屏蔽接收，只有发送时会出现没有输出的现象。: !tti_step_0.png! 战弋戈
12:24 功能 #677 (进行中): STE FPGA配置接口需求: 1. 设置SFN
PHY函数名： int fpga_cfg_set_slot_idx(uint32_t nFpgaId, uint16_t frm, uint8_t subfrm, uint8_t slot, uint8_t sym... guo hanlin
12:22 错误 #676: PHY启动时卡在：Start config RU: 可能导致这个问题的原因：
1. RU挂死，需要RU断电重启
2. 驱动版本不正确，检查ko或.so是否被正确的拷贝到系统目录下
3. 驱动安装不正确，检查PHY启动脚本
4. 驱动参数配置不正确，检查PHY启动脚本 guo hanlin

18:28 错误 #676: PHY启动时卡在：Start config RU: DEV更新到：DEV2.0.3T-NR2ECPRI_2021_10_20_wait_40s_config_ru
卡在：Start config RU... guo hanlin
16:13 错误 #676 (已解决): PHY启动时卡在：Start config RU: ... guo hanlin
16:11 错误 #675 (已解决): dev Num: 0 <<get fth error>>: 现象：Phy启动后迅速挂死... guo hanlin

12:31 功能 #672 (进行中): MKL DFTI 使用说明: 当前用于prach 98304点的fft计算，使用AVX512指令加速后的计算时间为：1ms左右，可以考虑使用其他优化方案进一步优化计算时间 guo hanlin
12:29 功能 #672 (转测试): MKL DFTI 使用说明: guo hanlin
12:27 功能 #672 (进行中): MKL DFTI 使用说明: 使用MKL的DFTI库进行浮点的任意长度FFT计算，速度没有定点AVX512计算快，优势在于简单方便。
计算速度的优化有很多方案：
https://www.intel.com/content/www/us/en/develop/d... guo hanlin

17:19 错误 #668 (挂起): FPGA使用FH进行demo测试，概率性出现跑一会接收异常: 新出了加调测和采数版本，但问题一直无法复现，暂时挂起。再全系统环境测试杨晋

18:33 错误 #670 (新建): l1c和phy接口变量需要提前申请内存以及内存释放: 具体在函数phy_gue_dl_initialize_buffers中添加完善，申请后注意释放。李勇
16:55 任务 #669 (进行中): 初始化table待修改: 为了支持UT测试，先放在下面位置，等上板调试后，再进行修改。
void *l1c_thread(void *pVoid)
{....
//加载表格
char *pTablePath = getenv("DIR_WIR... 李勇
16:36 任务 #669 (已解决): 初始化table待修改: 路径：l1\table\common
基站代码：DU2PHY_api_proc_phy_init -> init_common_tables("table").
STE加载这些表格的代码在哪儿添加待添加李勇

18:20 错误 #668: FPGA使用FH进行demo测试，概率性出现跑一会接收异常: 经调测，发现在出现上述接收包变少时，fpga进入dma模块的fft数据包并没有少，且出现无可用描述符的错误标志，说明这个问题与完成标志的上报和dma下发描述符等有关杨晋

导出 Atom